ZIP-
Настоящий стандарт распространяется на программные и технические средства проектирования радиоэлектронной аппаратуры (РЭА) и больших интегральных схем (БИС). Стандарт определяет синтаксис и семантику языка VHDL, который предназначен для формального представления цифровых систем (ЦС) различного уровня функциональной (вычислительный комплекс, ЭВМ, устройство, узел) и (или) конструктивной (шкаф, стойка, блок, плата, БИС) сложности на различных уровнях детализации (алгоритм функционирования, регистровые передачи, вентильная схема). VHDL-описание ЦС используется для функции представления ЦС в процессе ее проектирования, для изучения ЦС в процессе ее эксплуатации и ремонта. Стандарт применяется в автоматизированных системах проектирования РЭА и БИС.
